행렬 곱셈을 위한 융합된 형태의 부동소수점 내적 연산 회로 구현

초록

본 논문은 곱셈과 덧셈 연산을 융합된 형태로 처리할 수 있는 부동소수점 벡터 내적 연산 회로를 제시한다. 벡터 내적 연산은 행렬 곱셈을 위한 기본 연산으로, 본 논문에서 제시하는 설계는 곱셈을 다 실행한 후, 부분 곱을 누적하는 형태가 아니라, 곱셈과 덧셈이 융합된 형태로 구현된다. 면적과 전력소모를 줄이기 위한 융합된 방식을 갖는 32비트 부동소수점 벡터 내적 연산 회로는 오픈소스 공정인 Nangate 45nm cell library을 사용하여 합성을 진행하였으며, 최적의 면적과 전력 소모를 갖는 회로는 그렇지 않은 경우에 비해 최대 1.21배의 면적과 1.34배의 전력 소모가 개선됨을 확인하였다.