Wide Band Gap 반도체 소자 적용한 False 트리거 방지를 위한 높은 노이즈 마진을 가진 과전류 검출 회로

초록

현재 높은 효율을 달성하기 위해 SiC MOSFET, GaN HEMTs같은 Rds(on)이 낮은 Wide Band Gap(WBG) 전력 반도체 소자를많이 사용하고 있다. 그러나 Rds(on) 이 낮을수록 정상동작 시Device Under Tester(DUT)의 드레인-소스 센싱 전압과트리거 전압의 마진확보가 어려우며 오검출 가능성이 높아진다.본 논문에서는 연료전지용 Full-bridge 공진형 LLC 컨버터의SiC MOSFET 병렬구동 시 강인한 노이즈 내성을 가진 과전류검출 회로를 제안한다. 제안 회로는 Arm-short뿐만 아니라과전류 검출도 가능한다. 또한, 본 논문에서는 드레인-소스센싱전압과 트리거 전압의 마진 설계를 제시하고 LTspice시뮬레이션을 통해 성능을 검증한다. 시뮬레이션 결과에 따르면제안된 회로는 정상동작 시 전압마진을 확보하고 Fault 발생 시빠른 시간내에 DUT를 Turn-off 시킨다.