상세 보기
다중화된 곱셈기로 구현된 델타-시그마 A/D 컨버터용 데시메이션 필터
Multiplier Optimized Implementation of Decimation Filter for Delta-Sigma ADC
- 김태영;
- 박상규
초록
An e conomical implementation method of multi-rate multi-stage decimation filter is presented. The filter is composed of a CIC filter stage, which decimates large data rate without any multipliers, and cascaded half-band filter stages with optimized multipliers usage. This filter was successfully applied to the decimation of delta-sigma modulator output.
- 제목
- 다중화된 곱셈기로 구현된 델타-시그마 A/D 컨버터용 데시메이션 필터
- 제목 (타언어)
- Multiplier Optimized Implementation of Decimation Filter for Delta-Sigma ADC
- 저자
- 김태영; 박상규
- 발행일
- 2011-11
- 유형
- Proceeding
- 저널명
- 2011년 대한전자공학회 추계학술대회 논문집
- 페이지
- 89 ~ 90